

## ColdFire

Remo Ruchti  
Fabian Suter  
06. Januar 2008



# Rechnerarchitektur

# Inhaltsverzeichnis

1. Motivation und Aufbau.....	3
2. Geschichte .....	3
3. Einleitung .....	4
4. Der ColdFire Prozessor 52233.....	4
4.1. Der Befehlssatz des Prozessors .....	6
4.2. Die Befehls- oder Wortlänge .....	6
5. Charakteristika des ColdFire-Controllers .....	7
5.1. Speicher.....	7
5.2. Ethernet Schnittstelle.....	7
5.3. UART .....	8
5.4. I <sup>2</sup> C-Bus .....	8
5.5. DMA .....	9
5.6. A/D-Wandler.....	9
5.7. JTAG.....	9
5.8. BDM-Schnittstelle.....	9
6. Erweiternde Controller-Module .....	10
6.1. CAN-Bus .....	10
6.2. Crypto.....	10
7. Einsatzgebiet des ColdFire-Controllers .....	10
8. Das Entwicklungs-Kit M52233DEMO .....	11
9. Glossar .....	12
10. Quellnachweis .....	12
11. Angaben zum Dokument.....	12

## 1. Motivation und Aufbau

Die Motivation, den Prozessor *ColdFire 52233* der Firma *Freescale* genauer unter die Lupe zu nehmen, ist der Tatsache zu danken, dass wir im folgenden, abschliessenden Semester eben diesen Prozessor im Fache Embedded C++ einsetzen werden.

Für uns war dies Grund genug sich für diesen speziellen Typ Prozessor zu entscheiden.

Die durch die Firma *Freescale* hergestellte *ColdFire*-Familie bezeichnet eigentlich eine Familie von Microcontrollern in diversen Ausprägungen und Skalierungen. Als eines der wichtigsten und Kernbestandteile eines Microcontrollers gilt gemeinhin und unbestritten der Prozessor. Er ist sozusagen das Herz oder eben der Kern der ganzen Einheit. Die Komponenten rund um den Prozessor herum erweitern die Funktionalität und sind als Einheit zu dem Microcontroller zusammengefügt.

Im weiteren Verlauf des Referates wird, um der Aufgabenstellung genüge zu tun, zuerst differenziert auf den Prozessor eingegangen um aber darauf auch noch die Funktion des Controllers zu beschreiben.

Im folgenden werden noch Einsatzgebiete erwähnt und zu guter letzt soll noch kurz auf das "Demonstration Board for *Freescale MCF52233*" eingegangen werden, woran sich die Audienz im kommenden Semester erfreuen wird, wenn sie die hardwarenahe Programmierung erlernen wird.

## 2. Geschichte

Nach dem man in den 70er und zu Anfang der 80er Jahre bei der Entwicklung mehr auf CISC-Prozessoren (Prozessoren mit komplexem Befehlssatz) gesetzt hatte, gab es in der Mitte und gegen Ende der 80er Jahre eine Trendwende und es gab sozusagen eine Renaissance des RISC-Prozessors (Prozessoren mit reduzierter Befehlssatz). Es gab also eine Abkehr von Prozessoren mit umfangreichen und komplizierten Befehlssätzen, zu Prozessoren mit einem reduzierten aber darum auch schnelleren Befehlssatz.

Die Firma *Motorola* war unter anderem stark an der Entwicklung der berühmten 68000er-Prozessor-Familie (oder kurz 68k-Prozessor) beteiligt, welche sich durch eine CISC-Architektur auszeichneten.

Der von uns im folgenden beschriebenen *ColdFire*-Prozessor bezeichnet eine RISC-Prozessor Architektur, die von der *Motorola* 68k-Familie abgeleitet wurde. Inzwischen werden diese Prozessoren von der im Juli 2004 ausgegliederten Halbleitersparte von *Motorola* durch die Firma *Freescale Semiconductor* vertrieben.



### 3. Einleitung

Die Prozessoren der ColdFire-Familie besitzen einige Besonderheiten, die sich durch die spezielle Ausrichtung auf den Embedded-Markt erklären. Hierzu zählt insbesondere der modulare Aufbau der 32-Bit-Controllern mit denen sich Kosten und Komplexität von Embedded-Applikationen senken lassen.

Hauptmerkmal ist eine variable Länge des RISC-Befehlssatzes. Es kann zwischen 8-, 16- oder 32bit Befehlslänge ausgewählt werden, was erlaubt, sich optimal an das gestellte Problem anzupassen. Diese variable Wortlänge hat natürlich unmittelbar mit der Busbreite zu tun.

Durch diese hohe Flexibilität kann ein System schlank und rank gestaltet werden, was am Ende Ressourcen wie Speicher spart und damit auch die Kosten senkt.

Ein weiterer Vorteil ist die Codedichte, die optimal angepasst ist.

Wie alle RISC-Prozessoren können die meisten Befehle in einem einzigen Zyklus abgearbeitet werden.

Die Prozessoren sind für Hochsprachen wie C oder C++ optimiert.

Auch besteht die Möglichkeiten einer Unterstützung zum Debuggen, was beim Entwickeln sehr wertvoll sein kann.

### 4. Der ColdFire Prozessor 52233

Den ColdFire 52233 Prozessor gibt es grundsätzlich in zwei verschiedenen Varianten. Es gibt eine Version mit 80 und eine Version mit 112 Pins (Beinchen).



LQFP-80  
14mm x 14mm



LQFP-112  
20mm\_x\_20mm

MCF52233CAF60  
80 LQFP

MCF52233CAL60  
112 LQFP (low-profile quad flat pack)

Die Differenz der Pins hat unmittelbar mit den Eigenschaften zum Debuggen zu tun. Der volle Debug-Modus mit Ablaufverfolgung ist nur in der Version mit 112 Pins möglich. Bei der Variante mit 80 Pins ist nur ein eingeschränktes Debuggen möglich.

Prozessorgeschwindigkeit:	60 MHz	
Speicher Flash/SRAM	256 KB/32 KB	10 years data retention
Temperaturbereich:	-40 to +85 °C	

Trotz seiner hohen Performance ist der Energiebedarf des Prozessor niedrig.

Der Kern des ColdFire-Prozessors in der Version 2 umfasst 2 separate Pipelines (IFP und OEP) die durch einen Befehlsbuffer (FIFO IB) voneinander entkoppelt sind.

Die IFP holt die Befehle und leitet sie an die OEP weiter. Ist die OEP noch nicht bereit kann die IFP trotzdem weitere Befehle holen, die dann aber in den IB geschrieben werden um sie dort zwischen zu lagern, bis die IEP wieder verfügbar ist. (FIFO-queue)

Die IEP dekodiert die erhaltenen Befehle, holt die benötigten Operanden und führt darauf hin den Befehl aus.





Figure 3-1. V2 ColdFire Core Pipelines

Der ColdFire Prozessor ist weder eine reine vonNeumann- noch eine Harvard-Architektur. Die Verbindung zum lokalen Speichersystem läuft über eine 32bit-Adress- und zwei unidirektionale Datenbusse. Diese Struktur hält die Größe des Prozessors klein, ohne jedoch die Performance in zu starkem Masse zu beeinträchtigen.



Weiter ist der Prozessor mit einem Multiplikationsakkumulator (MAK auch besser bekannt als MAC) ausgestattet. Der Vorteil dieser Einheit liegt darin, den Prozessor bei bestimmten Aufgaben (Operationen) zu beschleunigen.

MACs sind Rechenwerke und somit verwandt mit ALUs und AkkumulatorRegistern.

Im speziellen wird die Einheit EMAC benannt und dient der Unterstützung bei Kryptografischen Berechnungen.

Bei der Abnahme von mindestens 1000 Stück gibt es die Prozessorvariante mit 80 Beinchen übrigens für schlappe \$9.23.

#### 4.1. Der Befehlssatz des Prozessors

Der Umfang der möglichen Befehle wird in die 6 nachfolgenden Kategorien unterteilt:

Daten Verschieben [Data Movement Instructions]	( CLR, MOVE, MOVEQ, EXT, EXTB, SWAP, ... )
Ganzzahl Arithmetische Befehle [Integer Arithmetic]	( ADD, CMP, TST, MUL, NEG, ... )
Logische & Arithmetische Shifts [Logical & Arithmetic Instructions]	( AND, EOR, NOT, OR ... )
Bit Befehle [Bit Manipulation]	( *ASL, ASR, LSL, LSR )
Kontroll Befehle [Control Instructions]	( BRA, BSR, JMP, JSR, RTS, ... )
Spezielle Befehle [Special]	( ILLEGAL, LEA, PEA, LINK, UNLK, *STOP, ... )

#### 4.2. Die Befehls- oder Wortlänge

Die Befehle enthalten drei Arten von Informationen:

- den Befehl
- die Operandenquelle
- das Operandenziel

<BEFEHL>	<Quelle>	<Ziel>
MOVE	D1	A2

Resultierend aus diesem Befehl ergibt sich je nach Zusammensetzung eine unterschiedliche Länge.

Diese im Konkreten genannte Länge wird als Wortlänge bezeichnet.


Möglich sind hier folgende drei Längenvarianten:

- BYTE
- WORD
- LONG WORD

## 5. Charakteristika des ColdFire-Controllers

Meist wird der Prozessor wie erwähnt zusammen mit anderen Einheiten auf einem Board montiert und als so genannten Microcontroller ausgeliefert.

Im Anschluss gibt es einen kleinen Überblick über die erweiterte Funktionalität, die durch diese Bausteine erreicht wird.



### 5.1. Speicher

Standardmässig ist der Controller mit 32 kBytes SRAM ausgestattet.

Es besteht die Möglichkeit, das System mit maximal 256 kBytes externem Flash-Speicher aufzurüsten.


### 5.2. Ethernet Schnittstelle

Die embedded Ethernet-Schnittstelle (genannt ePHY für PHYsical-Layer - OSI 1) hält sich an den IEEE 802.3 Standard. Gesteuert wird das ganze durch einen 10/100 Mbps Fast Ethernet Controller (FEC). Dies ergibt die Möglichkeit das System an ein gängiges Netzwerk welches auch in vielen Privathaushalten zu finden ist anzuschliessen. Es besteht die Unterstützung von voll-duplex Operationen (40Mbps Durchsatz) mit einer minimalen Geschwindigkeit von 50MHz und halb-duplex Operationen (20Mbps Durchsatz) mit einer minimalen Geschwindigkeit von 25MHz.

### 5.3. UART

Je nach gewählter Variante enthält der Prozessor 2 oder maximal 3 full-duplex, voneinander unabhängiger UARTs.

UART ist die Abkürzung für *Universal Asynchronous Receiver Transmitter*. Die Funktion ist, einen seriellen digitalen Datenstrom mit einem fixen Rahmen aufzubauen, welcher aus einem Start-Bit, fünf bis maximal neun Datenbits, einem optionalen Parity-Bit zur Erkennung von Übertragungsfehlern und einem Stopp-Bit besteht. Das UART dient sowohl zum Senden als auch zum Empfangen von Daten.



### 5.4. I<sup>2</sup>C-Bus

I<sup>2</sup>C (für Inter-Integrated Circuit, gesprochen I-Quadrat-C, I-square-C bzw. I-Two-C) ist ein von Philips Semiconductors entwickelter serieller Datenbus.

Er wird benutzt, um Geräte mit geringer Übertragungsgeschwindigkeit an ein eingebettetes System oder eine Hauptplatine anzuschließen. Das ursprüngliche System wurde in den frühen 1980er Jahren entwickelt, um verschiedene Chips von Philips in Fernsehgeräten einfach steuern zu können.

Eine besondere Stärke von I<sup>2</sup>C ist die Tatsache, dass ein Mikrocontroller ein ganzes Netzwerk von Chips mit nur zwei I/O-Pins und einfacher Software kontrollieren kann.

Er wird häufig für Lautstärkereger, Analog-Digital- oder Digital-Analog-Wandler, Echtzeituhren, kleine nichtflüchtige Speicher oder aber bidirektionale Schalter und Multiplexer eingesetzt. Auch während des Betriebes können Chips zum Bus hinzugefügt oder entfernt werden (Hot-Plugging).

## 5.5. DMA

Die Einheit für den direkten Speicherzugriff (Direct Memory Access) erlaubt angeschlossenen Peripheriegeräten, wie Netzwerkkarte oder Soundkarte, ohne Umweg über die CPU direkt mit dem Arbeitsspeicher zu kommunizieren.

Der Vorteil des Speicherdirektzugriffs ist die schnellere Datenübertragung bei gleichzeitiger Entlastung des Prozessors.

## 5.6. A/D-Wandler

Ein Analog-Digital-Umsetzer (ADU, auch: Analog-Digital-Wandler, A/D-Wandler oder englisch ADC f. Analog-to-Digital-Converter) setzt nach unterschiedlichen Methoden analoge Eingangssignale in digitale Daten bzw. einen Datenstrom um, die dann weiterverarbeitet oder gespeichert werden können.


## 5.7 JTAG

JTAG steht für "Joint Test Action Group" und bezeichnet normalerweise den IEEE-Standard 1149.1, der ein Verfahren zum Testen und Debugging von elektronischer Hardware beschreibt.

Der Zweck des Verfahrens ist es, integrierte Schaltkreise und ihre Verbindungsleitungen, welche sich bereits in einer Arbeitsumgebung befinden, beispielsweise verlötet auf einer Platine, auf Funktion zu testen.

## 5.8 BDM-Schnittstelle

Das Modul für den Background Debug Mode (BDM) gibt weiterreichende Möglichkeiten um bei der Entwicklung zu debuggen. Das Modul wird angeschlossen und erhält seine Stromversorgung vom Controller. Das Modul arbeitet mit den GNU Compiler (gcc), GNU Debugger (gdb), Freescale CodeWarrior, CF flasher, BDM Flasher zusammen.



BDM-Modul mit serieller Schnittstelle

## 6. Erweiternde Controller-Module

Neben den Modulen, die on Board im Controller integriert sind, können noch weitere Komponenten für die funktionelle Erweiterung des Controllers angeschlossen werden.

### 6.1. CAN-Bus

Der CAN-Bus (Controller Area Network) gehört zu den Feldbussen und bietet eine Schnittstelle mit der Protokoll-Version 2 nach aussen an.

Dabei handelt es sich um ein asynchrones, serielles Bussystem, das 1983 von Bosch für die Vernetzung von Steuergeräten in Automobilen benutzt wurde.

CAN-Protokolle haben sich in verschiedenen, vor allem sicherheitsrelevanten Bereichen etabliert, bei denen es auf hohe Datensicherheit ankommt.

Beispiele:

- Automobiltechnik
- Automatisierungstechnik
- Medizintechnik
- Flugzeugtechnik

### 6.2. Crypto

Die optionale Cryptographic Acceleration Unit (CAU) ist mit dem Coldfire EMAC Koprozessor verbunden und unterstützt folgende kryptografischen Algorithmen:

DES, 3DES, AES, MD5 and SHA-1

## 7. Einsatzgebiete des ColdFire-Controllers

Haustechnik, Gebäudekontrolle  
 Medizinische Pumpen und Überwachungsgeräte  
 Feuer- und sonstige Sicherheitssysteme  
 Industriearmaturen-Anlagen  
 Barcode-Scanner

Umweltmesstechnik  
 Audio-Elektronik  
 Inkjet und Laserprintern




## 8. Das Entwicklungs-Kit M52233DEMO

M52233DEMO: Low-Cost Development Kit for MCF5223x Microcontrollers



Das M52233DEMO-Board mit dem MCF52233 ColdFire Microcontroller ist ein voll funktionsfähiges Entwicklungssystem. Es erlaubt die Entwicklung von Software, die schnell über ein Kabel auf das Gerät gespielt und auch gleich debugged werden kann.

Im Lieferumfang des Sets ist auch das CodeWarrior Development Studio für ColdFire Architektur enthalten, welches das Entwickeln von Programmen bis zu einer Grösse von 128 kBytes erlaubt.



## 9. Glossar

*Arbitration* Schieds(gerichts)verfahren  
hier Prozesskonzept, System für die Aufteilung der Prozessor-Ressourcen

*Mbps* Datenübertragungsrate  
Abkürzung für Megabits per Second

## 10. Quellenachweis

[de.wikipedia.org](http://de.wikipedia.org)  
[www.freescale.com](http://www.freescale.com)  
[www.at-mix.de](http://www.at-mix.de)

## 11. Angaben zum Dokument

Erstellungsdatum: 06.01.2008

Revisionsindex: A

Revisionsdatum: 06.01.2008